Jörg Rehrmann Elektronik - Ingenieurbüro für Entwicklung elektronischer Schaltungen und Systeme

Interessante Digitalschaltungen

Flankengetriggertes R-S-Flipflop

Flipflops gehören zu den Grundbausteinen der Digitaltechnik. Es gibt sie in den verschiedensten Ausführungen in allen Logik-IC-Serien. Die einfachste Version des Flipflops ist das R-S-Flipflop, das man auch z.B. aus 2 Nand-Gattern aufbauen kann. Etwas komplexer sind die flankengetriggerten Flipflops aufgebaut. Diese kann man z.B. für Zählschaltungen oder synchrone Schaltwerke verwenden. Interessanterweise gibt es in der langen Liste der Standard-Logik-ICs aber keine flankengetriggerten R-S-Flipflops. Normale R-S-Flipflops reagieren auf den statischen Pegel der beiden Eingänge. Liegt z.B. das Reset-Signal noch an, während ein kurzer Set-Impuls kommt, wird der Set-Impuls ignoriert. Oft muß man noch ein R-C-Glied vorschalten, damit die Eingänge nur einen kurzen Triggerimpuls bekommen. Folgen die Trigger-Impulse jedoch sehr dicht aufeinander, wird eine Auswertung mit vorgeschalteten R-C-Gliedern fehleranfällig. In solchen Fällen ist ein rein logisch flankengetriggertes Flipflop sehr nützlich. Dieses läßt sich aus zwei einfachen D-Flipflops, wie sie z.B. in einem 74xx74 enthalten sind, zusammenschalten. Im folgenden Bild ist die Verschaltung der beiden D-Flipflops zu sehen:

Als R-S-Eingänge dienen die positiv flankengesteuerten Takteingänge der Flipflops. Da die Dateneingänge fest auf logisch 1 geschaltet sind, bewirkt eine positive Flanke am Eingang, dass der Ausgang des entsprechenden Flipflop auf logisch 1 springt. Eine Triggerflanke auf dem S-Eingang setzt den Q-Ausgang des oberen Flipflops auf 1. Eine Triggerflanke auf dem R-Eingang setzt dementsprechend den Ausgang des unteren Flipflops auf 1. Der invertierende Ausgang des unteren Flipflops setzt dann sofort das obere Flipflop zurück. Dieses setzt wiederum sofort das untere Flipflop zurück, sodass der Ausgang des oberen Flipflop wieder auf logisch 0 zurückgesetzt wird und der Triggereingang des oberen Flipflops innerhalb von Nanosekunden (je nach Logik-Familie) wieder bereit für den nächsten Triggerimpuls ist. Sobald das obere Flipflop getriggert wird, spingt der Q-Ausgang auf 1 und gibt auch den Reset-Eingang des untere Flipflops wieder frei, sodass auch dieses wieder für den nächsten Triggerimpuls bereit ist.

zurück